NAME                       ALIGNMENT MIN-IO OPT-IO PHY-SEC LOG-SEC ROTA SCHED RQ-SIZE   RA WSAME
vda                                0    512      0     512     512    1 none      256 4096    0B
├─vda1                             0    512      0     512     512    1 none      256 4096    0B
├─vda2                             0    512      0     512     512    1 none      256 4096    0B
├─vda3                             0    512      0     512     512    1 none      256 4096    0B
├─vda4                             0    512      0     512     512    1 none      256 4096    0B
│ ├─vg-lv_thinpool_tmeta           0    512      0     512     512    1               4096    0B
│ │ └─vg-lv_thinpool-tpool         0  65536  65536     512     512    1               4096    0B
│ │   ├─vg-lv_thinpool             0  65536  65536     512     512    1               4096    0B
│ │   ├─vg-lv_root                 0  65536  65536     512     512    1               4096    0B
│ │   ├─vg-lv_tmp                  0  65536  65536     512     512    1               4096    0B
│ │   ├─vg-lv_var                  0  65536  65536     512     512    1               4096    0B
│ │   ├─vg-lv_log                  0  65536  65536     512     512    1               4096    0B
│ │   ├─vg-lv_audit                0  65536  65536     512     512    1               4096    0B
│ │   └─vg-lv_home                 0  65536  65536     512     512    1               4096    0B
│ └─vg-lv_thinpool_tdata           0    512      0     512     512    1               4096    0B
│   └─vg-lv_thinpool-tpool         0  65536  65536     512     512    1               4096    0B
│     ├─vg-lv_thinpool             0  65536  65536     512     512    1               4096    0B
│     ├─vg-lv_root                 0  65536  65536     512     512    1               4096    0B
│     ├─vg-lv_tmp                  0  65536  65536     512     512    1               4096    0B
│     ├─vg-lv_var                  0  65536  65536     512     512    1               4096    0B
│     ├─vg-lv_log                  0  65536  65536     512     512    1               4096    0B
│     ├─vg-lv_audit                0  65536  65536     512     512    1               4096    0B
│     └─vg-lv_home                 0  65536  65536     512     512    1               4096    0B
├─vda5                             0    512      0     512     512    1 none      256 4096    0B
└─vda6                             0    512      0     512     512    1 none      256 4096    0B
  ├─vg-lv_thinpool_tmeta           0    512      0     512     512    1               4096    0B
  │ └─vg-lv_thinpool-tpool         0  65536  65536     512     512    1               4096    0B
  │   ├─vg-lv_thinpool             0  65536  65536     512     512    1               4096    0B
  │   ├─vg-lv_root                 0  65536  65536     512     512    1               4096    0B
  │   ├─vg-lv_tmp                  0  65536  65536     512     512    1               4096    0B
  │   ├─vg-lv_var                  0  65536  65536     512     512    1               4096    0B
  │   ├─vg-lv_log                  0  65536  65536     512     512    1               4096    0B
  │   ├─vg-lv_audit                0  65536  65536     512     512    1               4096    0B
  │   └─vg-lv_home                 0  65536  65536     512     512    1               4096    0B
  └─vg-lv_thinpool_tdata           0    512      0     512     512    1               4096    0B
    └─vg-lv_thinpool-tpool         0  65536  65536     512     512    1               4096    0B
      ├─vg-lv_thinpool             0  65536  65536     512     512    1               4096    0B
      ├─vg-lv_root                 0  65536  65536     512     512    1               4096    0B
      ├─vg-lv_tmp                  0  65536  65536     512     512    1               4096    0B
      ├─vg-lv_var                  0  65536  65536     512     512    1               4096    0B
      ├─vg-lv_log                  0  65536  65536     512     512    1               4096    0B
      ├─vg-lv_audit                0  65536  65536     512     512    1               4096    0B
      └─vg-lv_home                 0  65536  65536     512     512    1               4096    0B
